2. Alat dan Bahan
[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74111 (JK filp flop)
2. Power DC
3. Switch (SW-SPDT)
4. Gerbang AND
Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.
 |
| Tabel Kebenaran AND |
5. Gerbang Not
Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol. |
| Tabel Kebenaran Logika NOT |
6. Logicprobe atau LED
Gambar Logic Probe
3. Rangkaian Simulasi
[Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian percobaan 1, kita menggunakan 4 buah flip flop, gerbang AND. Dimana :
- Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7.
- Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6.
- Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5.
- Pada flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4.
- Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan CLK.
Pada percobaan ini, nilai B0 sampai B6 akan kita variasikan sehingga nanti kita akan mendapatkan dan membuktikan terjadi shift register dimana akan terjadi pergeseran nilai input dan ouputnya, serta kita dapat menentukan jenis shift regsiternya apakah bersifat SISO (Serial In Serial Out), atau SIPO (Serial In Paralel Out), PISO (Paralel In Serial Out), atau PIPO (Paralel In Paralel Out).
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
1. Analisa output yang dihasilkan tiap-tiap kondisi !Apakah hasil yang didapatkan sudah sesuai dengan teori ? Jelaskan !
Jawab :
a) Switch B3-B6=0, B0,B2=1, B1=X
Pada kondisi ini, B1 digunakan sebagai inputan bilangan biner yang dilakukan secara bergantian. Setelah diinputkan, maka data akan keluar secara bergantian/satu per satu. Percobaan ini merupakan jenis shift register SISO (Serial In Serial Out) dimana data akan keluar pada clock ke 8 (4 clock input, 4 clock output).
b) Switch B3-B6=0, B1=X, B0=1, B2=↓
Pada Percobaan ini, B1 sebagai switch untuk menginput 4 data biner secara bergantian sesuai clock. Setelah diinputkan, pada clock selanjutnya, B2 dijadikan fall time sehingga output keluar secara serentak. Kondisi ini merupakan kondisi dari jenis shift register SIPO (Serial In Paralel Out). Dimana data keluar pada clock ke-5.
c) Switch B3-B6=X, B1=0, B0,B2=1
Pada percobaan ini, B3-B6 dijadikan sebagai input 4 data biner yang diinputkan secara bersamaan sesuai clock dan pada clock selanjutnya switch dikembalikan seperti semula (B3-B6) sehingga output akan dikeluarkan secara bergantian. Kondisi ini disebut sebagai shift register PISO (Paralel In Serial Out). Dimana, data akan keluar seluruhnya pada clock 5.
d) Switch B3-B6=X, B0=1, B1,B2=0
Pada kondisi ini, B3-B6 merupakan input 4 bit yang dilakukan secara bersamaan sesuai clock dan pada clock selanjutnya B3-B6 dikembalikan ke logika semua maka output akan keluar juga secara bersamaan. Kondisi ini disebut sebagai Shift Register PIPO (Paralel In Paralel Out) dimana data akan keluar pada clock 2.
Seluruh percobaan tersebut sesuai dengan teori yang dipelajari , yaitu SISO( Serial In Serial Out), SIPO (Serial In Paralel Out), PISO (Paralel In Serial Out), dan PIPO (Paralel In Paralel Out).
2. Analisa pengaruh gerbang AND pada rangkaian jika inputan clock yang dihubungkan ke flip flop dan tidak menggunakan gerbang AND, kira-kira bagaimana outputnya ? Apakah sama ? Analisalah hal tersebut !
Jawab :
Gerbang AND sangat berpengaruh pada output yang dihasilkan. Apabila gerbang AND diberi inputan 0, maka pada clock akan menghasilkan output berupa paralel out karena outputnya hanya 0 saja. Namun, apabila gerbang AND diberi inputan 1, maka output yang dihasilkan berupa serial out.
Jika gerbang AND dihapus dan sumber clock dihubungkan langsung ke flip flop, maka output yang dihasilkan sulit untuk ditentukan, apakah serial out atau paralel out. Hal ini karena clocknya tetap dan membuat outputnya akan tetap juga. Jadi, gerbang AND berfungsi menentukan sifat dari outputnya sehingga data yang dihasilkan akurat.
7. Link Download [Kembali]
No comments:
Post a Comment