Sub Chapter 7.4

 

SUB - CHAPTER 7.4

ADDER-SUBTRACTOR

DAFTAR ISI

1. Tujuan

2. Alat dan bahan

3. Dasar Teori

4. Percobaan

5. Video Simulasi

6.  Example

7.  Problem

8.  Pilihan Ganda

9. Download File 

1. Tujuan  [back]

    1) Mengetahui pengertian dari adder-subtractor pada bilangan biner.

    2) Mengetahui proses adder-subtractor pada bilangan biner.

    3) Dapat membuat rangkaian proses adder-subtractor pada bilangan biner.

2. Alat dan Bahan  [back]

A. Alat

1. Logic Probe

Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).

Logic probe menggunakan dua lampu indikator led yang berbeda warna untuk membedakan keluaran High atau Low. Yang umum dipakai yaitu LED warna merah untuk menandakan output berlogika HIGH (1) dan warna hijau untuk menandakan output berlogika LOW(0).

2. Logic State

Logic state

Adalah sebuah penanda, digunakan untuk menset input digital dari sebuah rangkaian maupun sistem digital. Pada percobaan ini, logic state digunakan sebagai input berupa bilangan biner.

B. Bahan

1. IC 74 HC 283

74HC283 adalah perangkat CMOS Si-gate berkecepatan tinggi dan kompatibel dengan pin dengan daya rendah Schottky TTL (LSTTL). 74HC283 ditentukan sesuai dengan standar JEDEC no. 7A.The 74HC283 menambahkan dua kata biner 4-bit (An plus Bn) ditambah carry masuk (CIN).Jumlah biner muncul pada jumlah output (S1 ke S4) dan carry keluar (COUT)sesuai dengan persamaan :CIN + (A1 + B1) + 2(A2 + B2) + 4(A3 + B3) + 8(A4 + B4) == S1 + 2S2 + 4S3 + 8S4 + 16COUTWhere (+) = plus.Karena simetri dari fungsi tambah biner, 74HC283 dapat digunakan dengan semua operan TINGGI yang aktif (logika positif) atau semua operan RENDAH yang aktif (logika negatif). Jika semua operan LOW aktif, hasil S1 hingga S4 dan COUT harus ditafsirkan juga sebagai LOW aktif. Dengan input HIGH aktif, CIN harus ditahan LOW ketika tidak ada carry in yang dimaksudkan. Pertukaran input dengan bobot yang sama tidak mempengaruhi operasi, sehingga CIN, A1,B1 dapat ditetapkan secara sewenang-wenang ke pin 5, 6, 7, dll.

2. Gerbang Logika XOR

Gerbang logika OR-eksklusif disebut juga sebagai gerbang “setiap tetapi tidak semua”. Istilah OR-eksklusif sering kali disingkat sebagai XOR. Simbol standard gerbang logika XOR adalag seperti tampak pada gambar di atas. XOR akan menghasilkan output berlogika 0 apabila kedua inputnya berlogika 1 atau 0 dan sebaliknya output berlogika 1 apabila kedua inputnya saling berlogika berlawanan.

3. Dasar Teori [back]

7.4 Adder-Subtractor

Adder-Subtractor adalah suatu proses penjumlahan atau pengurangan suatu bilangan biner.

Pengurangan dua bilangan biner dapat dilakukan dengan menambahkan 2's complement dari pengurangan ke minuend dan mengabaikan carry akhir, jika ada. 

Jika bit MSB hasil penjumlahan adalah "0", maka hasil penjumlahan adalah jawaban yang benar. Jika bit MSB adalah '1', ini menyiratkan bahwa jawabannya bertanda negatif. 

Besaran sebenarnya dalam hal ini diberikan oleh komplemen 2 dari hasil penjumlahan.

 

Full Adders dapat digunakan untuk melakukan pengurangan asalkan kita memiliki perangkat keras tambahan yang diperlukan untuk menghasilkan 2 komplemen dari subtrahend dan mengabaikan carry akhir atau overflow.

Gambar 7.4.1. Adder-Subtractor 4 bit

Gambar 7.4.1 menunjukkan salah satu susunan perangkat keras . Mari kita lihat bagaimana ini dapat digunakan untuk melakukan pengurangan dua bilangan biner empat bit. 

Melihat lebih dekat pada diagram akan mengungkapkan bahwa itu adalah pengaturan perangkat keras untuk biner adder empat-bit, dengan pengecualian bahwa bit dari salah satu bilangan biner diumpankan melalui inverter yang dikontrol. Input kontrol di sini disebut sebagai input SUB. Ketika input SUB dalam keadaan logika '0', empat bit bilangan biner (B₃ B₂ B₁ B₀) diteruskan seperti itu ke input B dari full adder yang sesuai. 

Output dari full adder dalam hal ini memberikan hasil penjumlahan kedua bilangan tersebut. Ketika input SUB dalam keadaan logika '1', empat bit dari salah satu angka, (B₃ B₂ B₁ B₀) dalam kasus ini, dikomplemenkan. Jika '1' yang sama juga diumpankan ke CARRY-IN dari LSB full adder, yang akhirnya kita dapat adalah penambahan komplemen 2 dan bukan komplemen I. Jadi, dalam susunan penambah dari Gambar 7.4.1, pada dasarnya kita menjumlahkan 2's complement dari (B₃ B₂ B₁ B₀) ke (A₃ A₂ A₁ A₀). Keluaran dari penjumlahan penuh dalam hal ini memberikan hasil pengurangan kedua bilangan tersebut. Pengaturan yang ditunjukkan mencapai A-B. Carry terakhir (CARRY-OUT dari MSB full adder) diabaikan jika tidak ditampilkan.

4. Percobaan [back]

a. Prosedur Percobaan :

1. Sususlah setiap komponen yang diperlukan di aplikasi proteus.

2. Sambungkan setiap rangkaian dengan kabel di aplikasi proteus.

3. Jalankan simulasi rangkaian dengan menekan tombol play di aplikasi proteus.

b. Gambar Rangkaian

c. Prinsip Kerja Rangkaian

     1. Penjumlahan

bilangan biner 4 bit di input kan ke kaki-kaki A0, A1, A2, A3 dan pada kaki-kaki gerbang logika XOR. Saat melakukan penjumlahan, maka logic state pada kaki C0 (SUB) bernilai 0 dan diumpankan ke kaki gerbang logika XOR sehingga output dari gerbang logika XOR tidak mengalami perubahan lalu masuk ke kaki-kaki B0, B1, B2, dan B3. Selanjutnya terjadi penjumlahan B0, B1, B2, B3 dengan A0, A1, A2, A3 dimana hasilnya dapat dilihat pada S0, S1, S2, dan S3 yang berupa bilangan biner. C4 merupakan tanda jika bernilai 1 maka hasilnya minus, jika bernilai 0 maka hasilnya positif.

    2. Pengurangan

bilangan biner 4 bit di input kan ke kaki-kaki A0, A1, A2, A3 dan pada kaki-kaki gerbang logika XOR. Saat melakukan pengurangan, maka logic state pada kaki C0 (SUB) bernilai 1 dan diumpankan ke kaki gerbang logika XOR sehingga output dari gerbang logika XOR mengalami perubahan (1's complement) lalu masuk ke kaki-kaki B0, B1, B2, dan B3. Lalu terjadi proses penjumlahan dengan C0 yang bernilai satu sehingga terjadi perubahan nilai pada B0, B1, B2, dan B3 menjadi 2's complement. Selanjutnya terjadi penjumlahan B0, B1, B2, B3 dengan A0, A1, A2, A3 dimana hasilnya dapat dilihat pada S0, S1, S2, dan S3 yang berupa bilangan biner. C4 merupakan tanda jika bernilai 1 maka hasilnya minus, jika bernilai 0 maka hasilnya positif.

5. Video Simulasi  [back]

6. Example [back]

1. Apakah tujuan dari penggunan gerbang logika XOR pada rangkaian di atas?

jawab : untuk dapat melakukan perubahan nilai biner ke bentuk 1's complement saat proses pengurangan.

2. Berapa angka biner yang digunakan pada proses penjumlahan dan pengurangan di rangkaian ini?

Jawab : 4 angka biner

7. Problem [back]

1.  Ada berapa banyak gerbang logika XOR yang digunakan pada rangkaian ini?

Jawab : Gerbang logika XOR yang digunakan pada rangkaian ini yaitu sebanyak 4 buah

2. Proses apa yang terjadi setelah bilangin biner pada output gerbang logika XOR berubah menjadi 1's complement pada proses pengurangan bilangan biner ?

Jawab : Proses perubahan angka biner menjadi 2's complement dengan proses penambahan dengan 1 yang ada pada C0.

8. Pilihan Ganda [back]

1. Berapa IC yang digunakan pada proses penjumlahan dan pengurangan angka biner di rangkaian ini

A. 1

B. 2

C. 3

D. 4

2. Hasil penjumlahan dan pengurangan bilangan biner pada rangkaian ini dapat dilihat pada kaki-kaki bagian

A. A0, A1, A2, A3

B. B0, B1, B2, B3

C. C0 dan C4

D. S0, S1, S2, S3

 

9. Download File [back]

1. Download File HTML di sini

2. Download File Rangkaian di sini

3. Download Video Simulasi di sini

4. Download Datasheet IC 74HC283 disini