Tugas Pendahuluan Modul 1_1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

    *Percobaan 1 Kondisi 13*

Buatlah sebuah rangkaian lengkap yang memuat 3 gerbang NAND dengan 2, 3 input dan 4 input, kemudian gerbang NOR dengan 2 dan 4 input,kemudian 2 gerbang XOR dan 2 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

    

   Input awal saklar SPDT terhubung ke vcc akan berlogika 1, sedangkan yang terhubung dengan ground berlogika 1. Pada Percobaan ini, digunakan 3 saklar SPDT yaitu A, B, dan C yang diatur menjadi logika 1, 1 dan 0. Selanjutnya, 3 saklar SPDT ini dihubungkan dengan gerbang NAND. Pada gerbang NAND terjadi perkalian input seperti halnya gerbang AND dan hasil dari perkalian input ini di NOT kan sehingga didapatkan output dari 3 gerbang NAND 2 input, 3 input, dan 4 input yaitu berlogika 0, 1, dan 1.

    Output ketiga gerbang NAND tersebut dihubungkan ke 2 buah gerbang NOR dengan 2 input dan 4 input. Pada gerbang NOR ini terjadi penjumlahan input seperti halnya gerbang OR dan hasil dari penjumlahan input ini di NOT kan. Gerbang NOR dengan 2 input dan 4 input ini menghasilkan output berlogika 0.

    Output kedua gerbang NOR dihubungkan ke 2 buah gerbang XOR dengan 2 input. Pada gerbang XOR terjadi penjumlahan input dengan syarat jika penjumlahan input bernilai ganjil , maka outputnya akan berlogika 1. Namun, jika penjumlaha inputnya bernilai genap, maka output yang dihasilkan berlogi 0. Pada percobaan ini, seluruh input yang masuk ke gerbang XOR menghasilkan output berlogi 0 karena semua inputan yang masuk berlogika 0.

    Selanjutnya, Output dari 2 buah gerbang XOR dihubungkan ke 2 buah gerbang XNOR. Pada gerbang XNOR terjadi penjumlahan input dengan syarat ganjil genap tetapi hasil ouputnya di NOT kan. Terlihat pada rangkaiannya bahwa input yang masuk pada kaki-kaki gerbang XNOR berlogika 0 sehingga outputnya adalah 1 karena logika 0 dari XOR di NOT kan. Output dari gerbang XNOR dapat dilihat dari logic probe yang dipasangkan pada output gerbang XNOR

    

5. Link Download [Kembali]

Download HTML Di sini

Download Rangkaian Simulasi Di sini

Download Video Simulasi Di sini

Datasheet NAND gate Di sini

Datasheet NOR gate Di sini

Datasheet XOR gate Di sini

Datasheet XNOR gate Di sini

Datasheet SPDT Di sini