Percobaan 1 Kondisi 25
3. Video Simulasi
[Kembali]
4. Prinsip Kerja
[Kembali]
Buatlah
rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1
dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0
led diganti logicprobe.
2. Gambar Rangkaian Simulasi
[Kembali]
Pada J-K Flip Flop, switch B1 dan B0 yang berlogika 1 terhubung ke kaki S dan R. S dan R memiliki sifat aktif low (dapat aktif jika dimasukkan input logika 0). Namun pada kondisi ini S dan R tidak aktif karena keduanya diinputkan dengan 1. Hal ini menyebabkan S dan R dapat diabaikan dan output dari Q dan Q' hanya dipengaruhi oleh J dan K. Switch B2 yang berlogika 1 dihubungkan ke kaki J. Lalu, B3 yang merupakan sinyal pulsa(bentuk sinyal pada clock) dihubungkan ke kaki clock. Selanjutnya, switch B4 yang berlogika 0 dihubungkan ke kaki K. Berdasarkan tabel kebenaran dari J-K flip flop, saat J berlogika 1 dan K berlogika 0, maka Q akan berlogika 1 dan Q' berlogika 0. Hal ini sesuai dengan percobaan yang dilakukan dan dapat dilihat pada video percobaan.
Pada D flip flop, kaki S dan R terhubung masing-masing dengan switch B1 dan B0. S dan R memiliki sifat aktif low dimana maksudnya yaitu dapat aktif saat diberi masukan logika 0. Pada kondisi ini, S dan R berlogika 1 sehingga dapat diabaikan. Switch B5 dihubungkan ke kaki D dan switch B6 dihubungkan ke clock. B5 bersifat don't care dan B6 berlogika 0. Berdasarkan tabel kebenaran dari D flip flop, saat D berlogika apa saja (don't care) dan clock berlogika 0, maka nilai Q dan Q' tidak akan mengalami perubahan meskipun logika D diubah. Pada percobaan ini, dapat dilihat bahwa Q berlogika 0 dan Q' berlogika 1
5. Link Download
[Kembali]
No comments:
Post a Comment